1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
|
; RUN: llc < %s -march=cellspu > %t1.s
; RUN: grep and %t1.s | count 2
; RUN: grep orc %t1.s | count 85
; RUN: grep ori %t1.s | count 34
; RUN: grep orhi %t1.s | count 30
; RUN: grep orbi %t1.s | count 15
; RUN: FileCheck %s < %t1.s
; CellSPU legalization is over-sensitive to Legalize's traversal order.
; XFAIL: *
target datalayout = "E-p:32:32:128-f64:64:128-f32:32:128-i64:32:128-i32:32:128-i16:16:128-i8:8:128-i1:8:128-a0:0:128-v128:128:128-s0:128:128"
target triple = "spu"
; OR instruction generation:
define <4 x i32> @or_v4i32_1(<4 x i32> %arg1, <4 x i32> %arg2) {
%A = or <4 x i32> %arg1, %arg2
ret <4 x i32> %A
}
define <4 x i32> @or_v4i32_2(<4 x i32> %arg1, <4 x i32> %arg2) {
%A = or <4 x i32> %arg2, %arg1
ret <4 x i32> %A
}
define <8 x i16> @or_v8i16_1(<8 x i16> %arg1, <8 x i16> %arg2) {
%A = or <8 x i16> %arg1, %arg2
ret <8 x i16> %A
}
define <8 x i16> @or_v8i16_2(<8 x i16> %arg1, <8 x i16> %arg2) {
%A = or <8 x i16> %arg2, %arg1
ret <8 x i16> %A
}
define <16 x i8> @or_v16i8_1(<16 x i8> %arg1, <16 x i8> %arg2) {
%A = or <16 x i8> %arg2, %arg1
ret <16 x i8> %A
}
define <16 x i8> @or_v16i8_2(<16 x i8> %arg1, <16 x i8> %arg2) {
%A = or <16 x i8> %arg1, %arg2
ret <16 x i8> %A
}
define i32 @or_i32_1(i32 %arg1, i32 %arg2) {
%A = or i32 %arg2, %arg1
ret i32 %A
}
define i32 @or_i32_2(i32 %arg1, i32 %arg2) {
%A = or i32 %arg1, %arg2
ret i32 %A
}
define i16 @or_i16_1(i16 %arg1, i16 %arg2) {
%A = or i16 %arg2, %arg1
ret i16 %A
}
define i16 @or_i16_2(i16 %arg1, i16 %arg2) {
%A = or i16 %arg1, %arg2
ret i16 %A
}
define i8 @or_i8_1(i8 %arg1, i8 %arg2) {
%A = or i8 %arg2, %arg1
ret i8 %A
}
define i8 @or_i8_2(i8 %arg1, i8 %arg2) {
%A = or i8 %arg1, %arg2
ret i8 %A
}
; ORC instruction generation:
define <4 x i32> @orc_v4i32_1(<4 x i32> %arg1, <4 x i32> %arg2) {
%A = xor <4 x i32> %arg2, < i32 -1, i32 -1, i32 -1, i32 -1 >
%B = or <4 x i32> %arg1, %A
ret <4 x i32> %B
}
define <4 x i32> @orc_v4i32_2(<4 x i32> %arg1, <4 x i32> %arg2) {
%A = xor <4 x i32> %arg1, < i32 -1, i32 -1, i32 -1, i32 -1 >
%B = or <4 x i32> %arg2, %A
ret <4 x i32> %B
}
define <4 x i32> @orc_v4i32_3(<4 x i32> %arg1, <4 x i32> %arg2) {
%A = xor <4 x i32> %arg1, < i32 -1, i32 -1, i32 -1, i32 -1 >
%B = or <4 x i32> %A, %arg2
ret <4 x i32> %B
}
define <8 x i16> @orc_v8i16_1(<8 x i16> %arg1, <8 x i16> %arg2) {
%A = xor <8 x i16> %arg2, < i16 -1, i16 -1, i16 -1, i16 -1,
i16 -1, i16 -1, i16 -1, i16 -1 >
%B = or <8 x i16> %arg1, %A
ret <8 x i16> %B
}
define <8 x i16> @orc_v8i16_2(<8 x i16> %arg1, <8 x i16> %arg2) {
%A = xor <8 x i16> %arg1, < i16 -1, i16 -1, i16 -1, i16 -1,
i16 -1, i16 -1, i16 -1, i16 -1 >
%B = or <8 x i16> %arg2, %A
ret <8 x i16> %B
}
define <16 x i8> @orc_v16i8_1(<16 x i8> %arg1, <16 x i8> %arg2) {
%A = xor <16 x i8> %arg1, < i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1,
i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1,
i8 -1, i8 -1, i8 -1, i8 -1 >
%B = or <16 x i8> %arg2, %A
ret <16 x i8> %B
}
define <16 x i8> @orc_v16i8_2(<16 x i8> %arg1, <16 x i8> %arg2) {
%A = xor <16 x i8> %arg2, < i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1,
i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1,
i8 -1, i8 -1, i8 -1, i8 -1 >
%B = or <16 x i8> %arg1, %A
ret <16 x i8> %B
}
define <16 x i8> @orc_v16i8_3(<16 x i8> %arg1, <16 x i8> %arg2) {
%A = xor <16 x i8> %arg2, < i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1,
i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1,
i8 -1, i8 -1, i8 -1, i8 -1 >
%B = or <16 x i8> %A, %arg1
ret <16 x i8> %B
}
define i32 @orc_i32_1(i32 %arg1, i32 %arg2) {
%A = xor i32 %arg2, -1
%B = or i32 %A, %arg1
ret i32 %B
}
define i32 @orc_i32_2(i32 %arg1, i32 %arg2) {
%A = xor i32 %arg1, -1
%B = or i32 %A, %arg2
ret i32 %B
}
define i32 @orc_i32_3(i32 %arg1, i32 %arg2) {
%A = xor i32 %arg2, -1
%B = or i32 %arg1, %A
ret i32 %B
}
define i16 @orc_i16_1(i16 %arg1, i16 %arg2) {
%A = xor i16 %arg2, -1
%B = or i16 %A, %arg1
ret i16 %B
}
define i16 @orc_i16_2(i16 %arg1, i16 %arg2) {
%A = xor i16 %arg1, -1
%B = or i16 %A, %arg2
ret i16 %B
}
define i16 @orc_i16_3(i16 %arg1, i16 %arg2) {
%A = xor i16 %arg2, -1
%B = or i16 %arg1, %A
ret i16 %B
}
define i8 @orc_i8_1(i8 %arg1, i8 %arg2) {
%A = xor i8 %arg2, -1
%B = or i8 %A, %arg1
ret i8 %B
}
define i8 @orc_i8_2(i8 %arg1, i8 %arg2) {
%A = xor i8 %arg1, -1
%B = or i8 %A, %arg2
ret i8 %B
}
define i8 @orc_i8_3(i8 %arg1, i8 %arg2) {
%A = xor i8 %arg2, -1
%B = or i8 %arg1, %A
ret i8 %B
}
; ORI instruction generation (i32 data type):
define <4 x i32> @ori_v4i32_1(<4 x i32> %in) {
%tmp2 = or <4 x i32> %in, < i32 511, i32 511, i32 511, i32 511 >
ret <4 x i32> %tmp2
}
define <4 x i32> @ori_v4i32_2(<4 x i32> %in) {
%tmp2 = or <4 x i32> %in, < i32 510, i32 510, i32 510, i32 510 >
ret <4 x i32> %tmp2
}
define <4 x i32> @ori_v4i32_3(<4 x i32> %in) {
%tmp2 = or <4 x i32> %in, < i32 -1, i32 -1, i32 -1, i32 -1 >
ret <4 x i32> %tmp2
}
define <4 x i32> @ori_v4i32_4(<4 x i32> %in) {
%tmp2 = or <4 x i32> %in, < i32 -512, i32 -512, i32 -512, i32 -512 >
ret <4 x i32> %tmp2
}
define zeroext i32 @ori_u32(i32 zeroext %in) {
%tmp37 = or i32 %in, 37 ; <i32> [#uses=1]
ret i32 %tmp37
}
define signext i32 @ori_i32(i32 signext %in) {
%tmp38 = or i32 %in, 37 ; <i32> [#uses=1]
ret i32 %tmp38
}
define i32 @ori_i32_600(i32 %in) {
;600 does not fit into 'ori' immediate field
;CHECK: ori_i32_600
;CHECK: il
;CHECK: ori
%tmp = or i32 %in, 600
ret i32 %tmp
}
; ORHI instruction generation (i16 data type):
define <8 x i16> @orhi_v8i16_1(<8 x i16> %in) {
%tmp2 = or <8 x i16> %in, < i16 511, i16 511, i16 511, i16 511,
i16 511, i16 511, i16 511, i16 511 >
ret <8 x i16> %tmp2
}
define <8 x i16> @orhi_v8i16_2(<8 x i16> %in) {
%tmp2 = or <8 x i16> %in, < i16 510, i16 510, i16 510, i16 510,
i16 510, i16 510, i16 510, i16 510 >
ret <8 x i16> %tmp2
}
define <8 x i16> @orhi_v8i16_3(<8 x i16> %in) {
%tmp2 = or <8 x i16> %in, < i16 -1, i16 -1, i16 -1, i16 -1, i16 -1,
i16 -1, i16 -1, i16 -1 >
ret <8 x i16> %tmp2
}
define <8 x i16> @orhi_v8i16_4(<8 x i16> %in) {
%tmp2 = or <8 x i16> %in, < i16 -512, i16 -512, i16 -512, i16 -512,
i16 -512, i16 -512, i16 -512, i16 -512 >
ret <8 x i16> %tmp2
}
define zeroext i16 @orhi_u16(i16 zeroext %in) {
%tmp37 = or i16 %in, 37 ; <i16> [#uses=1]
ret i16 %tmp37
}
define signext i16 @orhi_i16(i16 signext %in) {
%tmp38 = or i16 %in, 37 ; <i16> [#uses=1]
ret i16 %tmp38
}
; ORBI instruction generation (i8 data type):
define <16 x i8> @orbi_v16i8(<16 x i8> %in) {
%tmp2 = or <16 x i8> %in, < i8 42, i8 42, i8 42, i8 42, i8 42, i8 42,
i8 42, i8 42, i8 42, i8 42, i8 42, i8 42,
i8 42, i8 42, i8 42, i8 42 >
ret <16 x i8> %tmp2
}
define zeroext i8 @orbi_u8(i8 zeroext %in) {
%tmp37 = or i8 %in, 37 ; <i8> [#uses=1]
ret i8 %tmp37
}
define signext i8 @orbi_i8(i8 signext %in) {
%tmp38 = or i8 %in, 37 ; <i8> [#uses=1]
ret i8 %tmp38
}
|
